客服信息：19139051760（微信同号）

当前位置：首页 > 联大系统 > 河南工业职业技术学院EDA

显示河南工业职业技术学院EDA所有答案

EEPROM 答案是：系列器件

更新时间：2024/3/8 14:44:00
出自河南工业职业技术学院EDA
SRAM型FPGA 答案是：逻辑结构的PLD

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
MAX II系列又属于什么类型的PLD器件?为什么? 答案是：逻辑结构的PLD

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
APEX系列属于什么类型PLD器件? 答案是：配置次数无限

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
解释编程与配置这两个概念 答案是：SRAM查找表的编程单元

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
与传统的测试技术相比，边界扫描技术有何优点? 答案是：可擦除

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
FPGA系列器件中的LAB有何作用? 答案是：重新载入

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
什么是基于查找表的可编程逻辑结构? 答案是：编程信息

更新时间：2024/3/8 14:43:00
出自河南工业职业技术学院EDA
什么是基于乘积项的可编程逻辑结构? 答案是：Flash技术

更新时间：2024/3/8 14:42:00
出自河南工业职业技术学院EDA
OLMC有何功能? 答案是：CPLD

更新时间：2024/3/8 14:41:00
出自河南工业职业技术学院EDA
叙述EDA的FPGA/CPLD设计流程。 答案是：物理探针|器件正常

更新时间：2024/3/8 14:40:00
出自河南工业职业技术学院EDA
IP是什么? 答案是：针床

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
IP与EDA技术的关系是什么? 答案是：EEPROM|Flash

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
叙述ASIC的设计方法。 答案是：SRAM

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
FPGA/CPLD在ASIC设计中有什么用途? 答案是：擦除的编程

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具 答案是：PLD器什

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
在整个流程中的作用。 答案是：FPGA类型|PLD器件

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有 答案是：编程信息

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
1 OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。 答案是：输入端

更新时间：2024/3/8 14:39:00
出自河南工业职业技术学院EDA
说明GAL是怎样实现可编程组合电路与时序电路的? 答案是：物理探针

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
执行MAX+PLUSII的（）命令，可以对设计的电路进行编译。 答案是：Compiler

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
执行MAX+PLUSII的（）命令，可以对设计的电路进行仿真。 答案是：Simulator

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
在VHDL中，PROCESS结构内部是由（）语句组成的。 答案是：顺序

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
在VHDL中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为（）次 答案是：8

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
在VHDL中,可以用语句（）表示检测clock下降沿。 答案是：clock? event and clock=?0?

更新时间：2024/3/8 14:38:00
出自河南工业职业技术学院EDA
EAB 答案是：嵌入式阵列块(Embedded Array Block)

更新时间：2024/3/8 14:37:00
出自河南工业职业技术学院EDA
DFT 答案是：可测试设计（Design For Test）

更新时间：2024/3/8 14:37:00
出自河南工业职业技术学院EDA
CPLD 答案是：复杂可编程逻辑器件（Complex Programable Logic Device）

更新时间：2024/3/8 14:37:00
出自河南工业职业技术学院EDA
在VHDL中，PROCESS本身是（）语句 答案是：并行

更新时间：2024/3/8 14:37:00
出自河南工业职业技术学院EDA
执行MAX+PLUSII的（）命令，可以对设计的电路进行下载 答案是：Programmer

更新时间：2024/3/8 14:37:00
出自河南工业职业技术学院EDA
在EDA中，ISP的中文含义是（） 答案是：在系统编程

更新时间：2024/3/8 14:36:00
出自河南工业职业技术学院EDA
EPF10K20TC144-4具有（）个管脚。 答案是：144

更新时间：2024/3/8 14:36:00
出自河南工业职业技术学院EDA
MAXPLUSII中原理图的后缀是（） 答案是：.GDF

更新时间：2024/3/8 14:36:00
出自河南工业职业技术学院EDA
VHDL语言共支持四种常用库，其中（）库是用户的VHDL设计现行工作库 答案是：WORK

更新时间：2024/3/8 14:36:00
出自河南工业职业技术学院EDA
在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（） 答案是：综合器

更新时间：2024/3/8 14:36:00
出自河南工业职业技术学院EDA
assign—>pin/location chip命令是MAXPLUSII软件中（）的命令。 答案是：引脚锁定

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用 答案是：THEN

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
EDA的中文含义是（） 答案是：电子设计自动化

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
CASE语句属于（）语句 答案是：顺序

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
PROCESS语句属于（）语句 答案是：并行

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
LOOP语句属于（）语句 答案是：顺序

更新时间：2024/3/8 14:35:00
出自河南工业职业技术学院EDA
IF语句属于（）语句 答案是：顺序

更新时间：2024/3/8 14:34:00
出自河南工业职业技术学院EDA
BST 答案是：边界扫描测试（Boundary-Scan Testing）

更新时间：2024/3/8 14:32:00
出自河南工业职业技术学院EDA
BSDL 答案是：边界扫描描述语言（Boundary-Scan Description Language）

更新时间：2024/3/8 14:32:00
出自河南工业职业技术学院EDA
现场可编程门阵列的英文简称是（）。 答案是：FPGA

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
可编程逻辑器件的英文简称是（） 答案是：PLD

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
关于1987标准的VHDL语言中，标识符必须以（）开头 答案是：英文字母

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
1987标准的VHDL语言对大小写（） 答案是：不敏感

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
关键字ARCHITECTURE定义的是（） 答案是：结构体

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
描述项目具有逻辑功能的是（） 答案是：结构体

更新时间：2024/3/8 14:31:00
出自河南工业职业技术学院EDA
一个项目的输入输出端口是定义在（）中。 答案是：实体中

更新时间：2024/3/8 14:30:00
出自河南工业职业技术学院EDA
宏功能模块和IP核开发伙伴组织（Altera Megafunction Partners Program） 答案是：球状矩阵排列（ball grid array

更新时间：2024/3/8 14:30:00
出自河南工业职业技术学院EDA
AMPP:Altera 答案是：宏功能模块和IP核开发伙伴组织（Altera Megafunction Partners Program）

更新时间：2024/3/8 14:30:00
出自河南工业职业技术学院EDA
ASIC 答案是：专用集成电路（Application Specific Integrated Circuit）

更新时间：2024/3/8 14:29:00
出自河南工业职业技术学院EDA
变量赋值号是( ),信号赋值号是( <= ) 答案是：:=

更新时间：2024/3/8 14:29:00
出自河南工业职业技术学院EDA
VHDL语言中变量定义的位置是（）。 答案是：结构体中特定位置

更新时间：2024/3/8 14:29:00
出自河南工业职业技术学院EDA
指定设计电路的输入／输出端口与目标芯片引脚的连接关系的过程称为（） 答案是：端口映射

更新时间：2024/3/8 14:19:00
出自河南工业职业技术学院EDA
执行MAX+p1us Il的“Timlng Analyzer”命令，可以设计电路输入与输出波形间的（） 答案是：延时量

更新时间：2024/3/8 14:19:00
出自河南工业职业技术学院EDA
图形文件设计结束后一定要通过（），检查设计文件是否正确。 答案是：编译

更新时间：2024/3/8 14:18:00
出自河南工业职业技术学院EDA
\maxplus2\max2lib\mf是函数元件库，包括（）、（编码器）、（译码器） 答案是：加法器

更新时间：2024/3/8 14:18:00
出自河南工业职业技术学院EDA

目前为： 1/4 页首页上页下页尾页

业余时间拿学历：
成人高考报名入口
国家开放大学答案
联大系统答案
青书学堂答案
柠檬文才答案
学起plus弘成